

AN7001


ステレオチューナシステム / Stereo Tuner System

■ 概要 / Description

AN 7001 は AM の高周波増幅、IF 増幅、FM の IF 増幅、検波、ステレオ復調回路を 1 チップに集積化した半導体集積回路です。IC 内部にて AM、FM の切換えができるほか、部品点数が大幅に削減できます。

■ 特徴 / Features


- FM IF 増幅器は差動 6 段の直結リミッタンプ
- FM 検波器はクォドラチャ方式
- FM MPX 復調回路は 19 kHz フィルタ、ポストアンプ外付
- ステレオアイ回路は 19 kHz の同相信号でステレオランプを駆動
- AM 高周波増幅回路は利得 18 dB、AGC 動作付
- AM ミキシング回路は利得 30 dB、AGC 動作付
- AM IF 増幅回路は利得 45 dB
- バンドミュート設計幅：±50~90 kHz



- FM IF amplifier consists of direct coupled 6-stage differential limiter amplifier
- Quadrature detector for FM detection
- FM MPX demodulator used with external 19kHz filter and post amplifier
- Stereo eye circuit uses common phase 19 kHz signal for stereo lamp driving

- AM RF amplifier : gain 18dB with AGC
- AM mixing circuit : gain 30dB with AGC
- AM IF amplifier : gain 45dB
- Band muting width designed at ±50~90 kHz

■ ブロック図 / Block Diagram



■ 絶対最大定格/Absolute Maximum Ratings ($T_a = 25^\circ\text{C}$)


Item	Symbol	Rating	Unit
電源電圧	V_{CC}	14	V
電源電流	I_{CC}	107	mA
許容損失	P_D	1.5	W
動作周囲温度	T_{opr}	-20 ~ +75	$^\circ\text{C}$
保存温度	T_{stg}	-55 ~ +150	$^\circ\text{C}$

■ 電気的特性/Electrical Characteristics ($V_{CC} = 12\text{V}$, $T_a = 25^\circ\text{C}$)

Item	Symbol	Test Circuit	Condition	min.	typ.	max.	Unit
AM部 ($f_i = 1\text{MHz}$, $f_m = 400\text{Hz}$, Mod. 30%)							
出力電圧(1)	$V_{O(1)}$	1	$V_i = 30\text{dB}$	53		136	mV_{rms}
出力電圧(2)	$V_{O(2)}$	1	$V_i = 60\text{dB}$	153		220	mV_{rms}
出力電圧(3)	$V_{O(3)}$	1	$V_i = 100\text{dB}$	213		305	mV_{rms}
信号対雑音比	S/N	1	$V_i = 55\text{dB}$	43			dB
全高調波歪率	THD	1	$V_i = 100\text{dB}$, Mod. 80%			4	%
FM部 ($f_i = 10.7\text{MHz}$, $f_m = 1\text{kHz}$, $\Delta f = 75\text{kHz}$, Stereo Signal : L = 90%, L+R = 90%, Pilot = 10%)							
Sメータ振れ(1)	$V_{23-15(1)}$	1	$V_i = 35\text{dB}$, Pin ② DC			400	mV
Sメータ振れ(2)	$V_{23-15(2)}$	1	$V_i = 1000\text{dB}$, Pin ② DC	4.8		6.8	V
ミュート感度	$V_i(\text{Mute})$	1	Volume max.	39		51	dB
出力電圧	V_O	1	$V_i = 100\text{dB}$	0.55		0.82	V_{rms}
チャンネルバランス	CB	1				1	dB
分離度	Sep	1		45			dB
全高調波歪率(Mono)	THD	1				0.12	%
全高調波歪率(Stereo)	THD	1				0.3	%
変調度(Pilot ON)	Mod.	1		$V_i = 100\text{dB}$ Deviation	2		4.5
キャプチャレンジ	CR	1	$V_i = 100\text{dB}$	350		900	Hz
ミュート帯域幅	$B_W(\text{Mute})$	1		90		170	kHz
出力オフセット電圧 (without Signal)	V_{offset}	1	6.8 k Ω 両端 (at muting off)	0.5		1.5	V
ミュート減衰量	Mute _(Att)	1	$V_i = 100\text{dB}$ 強制ミュート	60			dB
信号対雑音比	S/N	1	$V_i = 100\text{dB}$	70			dB

注) 動作電源電圧範囲 $V_{CC(opr)} = 11-13\text{V}$

Test Circuit 1



■ 主要機能の説明 (ブロック図参照)

1) AM RF Amp.

AGCを備えたRF Amp.で、弱入力時には約17dBの利得を持っています。次段のMixerにも60dB/m入力からAGCがかかり、RFでは85dB/mからかかり始めます。強入力130dB/mまで充分なダイナミックレンジを持ち、80%変調波で10%以下の歪特性を有しています。

2) AM Mixer

バランス型のMixerで電流源、AGC、Osc、Mixerの4段を積み上げた構成でバランスの良い混合を行っています。Mixer部は差動増幅器の入力ダイナミックレンジを6dB向上させたことにより、大入力での飽和を抑え安定な増幅を行っています。

3) AM Local Osc

単一端子に接続されたLC共振による発振器で、バラ

ンスの良い発振をします。LC共振回路はVccから接続されており、この電源のON/OFFでIC内部のAM、FMの切換を行っています(電子スイッチ方式)。これは信号の内部干渉を防ぐために各機能の不要信号を殺しています。

4) AM IF Amplifier

検波ダイオードと検波トランスによる検波器に都合のよいように増幅器が構成されており、45dB程度の利得を持っています。

5) AM AGC

AM IFのキャリアレベルをPeak holdして得たDC電圧をAGC回路に供給しています。検出したDC電圧のレベル差を作り出すことにより、まずMixer部にAGCがかかり始めます。次にRF部にかかるというdelayed AGCを構成しています。

6) FM IF Limiter

差動直結 6 段構成の Limiter Amp で、段間はエミッタフォロワを付加せず 1 段当りの利得を少なくすることにより、安定な増幅を行っています。

最終段から負帰還をかけ DC 利得 85 dB, 10.7 MHz での AC 利得 70 dB を得ています。

7) FM Detector

Quadrature 検波方式を採用しています。Carrier として使用する 90° の位相シフトは外部部品による定数設定で好みの選択度が得られるように考慮しており、同時に IC 内部抵抗の偏移に対して歪特性を維持するという効果も生み出しています。

歪特性は、75 kHz deviation の入力でモノラル時で 0.1% 以下を実現しています。

8) FM Level Detector

入力信号のレベルによって消費電流が増加するのを防ぐ完全バランス型のレベルメータドライブを構成しています。IF 入力でリミッティング感度付近から 120 dB 入力まで、ほぼリニアにメータを駆動する電圧を出し、各種ミューティング回路の制御電圧としても使用しています。

9) FM Tuning Meter Drive

IF 検波器の S 字特性を検出し、基準電圧との差によってメータを駆動させています。同時に中心周波数から数 10 kHz ずれたレベルによってスイッチを駆動する構成であり、IF 入力の前に接続するセラミックフィルタの帯域付近に現われるサイドピークと局間ノイズをミューティングするためのパルスで FM ミューティング回路に供給しています。

10) FM Muting

入力レベルに応じた DC 電圧と同離調時に現われるパルスを OR 回路で構成したスイッチによって、検波された信号を Mute しています。Mute された時の出力 DC バイアス電圧と AF が出力された時のそれとは差が現われないように考えられており、したがって、ショック音を最小にしています。

11) MPX Decoder

PLL によって位相ロックされたキャリアによって、コンポジット信号を復調して、L 信号、R 信号に振り分けています。出力 DC 電圧が安定なダブルバランス型の回路構成を採用し、出力はエミッタフォロワを介して取り出し、その DC バイアスは後段にパイロット成分、キャリアリーク成分除去のためのフィルタとポストアンプを直結するのに都合が良いように設計しており、新しくバイアス回路を加える必要がありません。

12) PLL Phase Comparator

デコーダ入力とは別に PLL のループを形成するためのパイロット信号を位相比較器に供給しています。途中 19 kHz のバンドパスフィルタである L, C トラップを介して供給し、ループの安定度を高めている比較器出力は電流駆動になっており、次段の VCO との結合を容易にしています。位相比較器では、かなり利得が高く増幅した後に平衡変調を行っているため、中心 DC レベルが安定でキャプチャーレンジの中心は常に対称となっています。

13) PLL VCO

発振は コンデンサへ電流を流し込みによるチャージと逆に等しい電流を引き出すことによって放電することにより三角波を作る形式で、時間軸に対する充・放電カーブの直線性が良いため、安定な発振器となっています。充・放電の電流の値によって発振周波数を制御しているため、むしろ Current Control Osc. です。また、発振周波数が 15 kHz から 23 kHz 以内の範囲でのみループ系の周波数が制御されるように不感帯を設計しており、15 kHz 以下の AF 信号でループがロックされることはありません。

14) Flip Flop

VCO は 76 kHz で発振しており、デコーダのキャリアアとして必要な 38 kHz のための Flip Flop と、PLL ループ系のキャリアアとして必要な 19 kHz のための Flip Flop、さらに、この 19 kHz とは位相の 90° 異なったステレオ信号検出のキャリアアとして必要な 19 kHz のための Flip Flop を設けています。

15) Stereo Signal Detector

パイロット信号の有無を検出し、デコーダにおけるモノラル、ステレオの切り替えを行うとともにランプの点灯を行っています。

パイロット信号の検出は、PLL ループがロックした状態でレベルを検出する同期検波方式を採用しています。

16) Lamp Drive

Stereo Signal Detector によってスイッチを ON, OFF された信号レベルで、LED をドライブする増幅器を設けています。

17) Voltage Regulator

重要なポイントの電圧はツェナーで安定化された電圧を使用しています。電源電圧の変動は、2V 当り 10mV 程度の変動に抑えられています。また、5.6 V の安定化の端子を設け Tuning Meter ドライブ等の基準電圧としており、同時にデカップリングをすることにより、ツェナーノイズを取り去り回路の S/N 改善を図っています。

■ 応用回路例 / Application Circuit

