

[查询MAX1499供应商](#)

19-3054; Rev 1a; 2/04

[捷多邦，专业PCB打样工厂，24小时加急出货](#)



3位半和4位半、单片ADC，带有LED驱动器和μC接口

特性

MAX1497/MAX1499是低功耗、3位半和4位半模数转换器(ADC)，集成了发光二极管(LED)驱动器，工作在2.7V至5.25V单电源下。这些器件内部包括内部基准、高精度片上振荡器，以及多路复用的LED显示驱动器。单电源工作时，内部电荷泵可以产生负电源，用来为集成输入缓冲器供电。ADC可以配置成±2V或±200mV的输入范围，转换结果可以输出给LED与/或微控制器(μC)。μC通信可以通过SPI™/QSPI™/MICROWIRE™兼容的串口实现。MAX1497是3位半数字(±1999计数)器件，MAX1499是4位半数字(±19,999计数)器件。

MAX1497/MAX1499不需要外部的精密积分电容、自动调零电容、晶振、电荷泵及其它双斜率ADC(普遍用于面板式仪表)需要的电路。

这些器件还为差分信号和基准输入提供了片上缓冲器，可以与高阻信号源直接接口。另外，这些器件采用连续的内部失调校准，提供>100dB的50Hz和60Hz电源噪声抑制。其他特性包括数据保持、峰值检测、超量程与欠量程检测，以及用户可编程的低电池电压监视器。

MAX1499采用32引脚、7mm×7mm TQFP封装；MAX1497采用28引脚SSOP和28引脚PDIP封装。这一系列的所有器件工作在-40°C至+85°C扩展级温度范围内。

概述

- ◆ 高分辨率
 - MAX1499: 4位半数字(±19,999计数)
 - MAX1497: 3位半数字(±1999计数)
- ◆ Σ-Δ ADC结构
 - 不需要积分电容
 - 不需要自动调零电容
 - 同时提供>100dB的50Hz和60Hz抑制
- ◆ 2.7V或5.25V单电源供电
- ◆ 可选择的输入范围：±200mV或±2V
- ◆ 可选择的电压基准：内部2.048V基准或外部基准
- ◆ 内部高精度振荡器，不需要外部元件
- ◆ 自动失调校准
- ◆ 低功耗(不包括LED驱动电流)
 - 工作电流最大值664μA
 - 关断电流最大值268μA
- ◆ 小型32引脚、7mm×7mm TQFP封装(4位半)，28引脚SSOP封装(3位半)
- ◆ 还提供PDIP封装(3位半)
- ◆ 多路复用LED驱动器
 - 电阻可编程段电流
- ◆ SPI/QSPI/MICROWIRE兼容的串口
- ◆ 扩展级温度范围(-40°C至+85°C)

应用

数字面板仪表
手持式仪表
数字电压表
数字万用表

定购信息

PART	TEMP RANGE	PIN-PACKAGE	RESOLUTION (DIGITS)
MAX1497EAI*	-40°C to +85°C	28 SSOP	3.5
MAX1497EPI	-40°C to +85°C	28 PDIP	3.5
MAX1499ECJ	-40°C to +85°C	32 TQFP	4.5

*Future product—contact factory for availability.

引脚配置在本资料的最后给出。

SPI/QSPI是Motorola, Inc.的商标。

MICROWIRE是National Semiconductor Corp.的商标。

MAXIM

3位半和4位半、单片ADC，带有LED驱动器和μC接口

ABSOLUTE MAXIMUM RATINGS

AVDD to GND (MAX1499)	-0.3V to +6V
DVDD to GND (MAX1499)	-0.3V to +6V
AIN+, AIN- to GND (MAX1499)	VNEG to (AVDD to +0.3V)
REF+, REF- to GND (MAX1499)	VNEG to (AVDD to +0.3V)
LOWBATT to GND (MAX1499)	-0.3V to (AVDD + 0.3V)
CLK, EOC, CS, DIN, SCLK,	
DOUT to GND (MAX1499)	-0.3V to (DVDD + 0.3V)
VNEG to GND (MAX1499)	-2.6V to (AVDD + 0.3V)
LED_EN to GND (MAX1499)	-0.3V to (DVDD + 0.3V)
ISET to GND (MAX1499)	-0.3V to (AVDD + 0.3V)
VDD to GND (MAX1497)	-0.3V to +6V
AIN+, AIN- to GND (MAX1497)	VNEG to (VDD to +0.3V)
REF+, REF- to GND (MAX1497)	VNEG to (VDD to +0.3V)
CLK, EOC, CS, DIN, SCLK,	
DOUT to GND (MAX1497)	-0.3V to (VDD + 0.3V)
VNEG to GND (MAX1497)	-2.6V to (VDD + 0.3V)
ISET to GND (MAX1497)	-0.3V to (VDD + 0.3V)

VLED to GLED	-0.3V to +6V
GLED to GND	-0.3V to +0.3V
SEG_to GLED	-0.3V to (VLED + 0.3V)
DIG_to GLED	-0.3V to (VLED + 0.3V)
DIG_Sink Current	300mA
DIG_Source Current	50mA
SEG_Sink Current	50mA
SEG_Source Current	50mA
Maximum Current Input into Any Other Pin	50mA
Continuous Power Dissipation ($T_A = +70^\circ\text{C}$)	
32-Pin TQFP (derate 20.7mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	1652.9mW
28-Pin SSOP (derate 9.5mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	762mW
28-Pin PDIP (derate 14.3mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	1142.9mW
Operating Temperature Range	-40°C to +85°C
Junction Temperature	+150°C
Storage Temperature Range	-60°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(AVDD = DVDD = VDD = +2.7V to +5.25V, GND = 0, GLED = 0, VLED = +2.7V to +5.25V, VREF+ - VREF- = 2.048V (external reference) CREF+ = CREF- = 0.1μF, CVNEG = 0.1μF. Internal clock mode, unless otherwise noted. All specifications are at $T_A = \text{TMIN}$ to TMAX . Typical values are at $T_A = +25^\circ\text{C}$, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC ACCURACY						
Noise-Free Resolution		MAX1499	-19,999	+19,999		Count
		MAX1497	-1999	+1999		
Integral Nonlinearity (Note 1)	INL	2.000V range		±1		Count
		200mV range		±1		
Range Change Ratio		($V_{AIN+} - V_{AIN-} = 0.100\text{V}$) on 200mV range ($V_{AIN+} - V_{AIN-} = 0.100\text{V}$) on 2.0V range		10:1		Ratio
Rollover Error		$V_{AIN+} - V_{AIN-}$ = full scale $V_{AIN-} - V_{AIN+}$ = full scale		±1		Count
Output Noise				10		μV _{P-P}
Offset Error (Zero Input Reading)	Offset	$V_{IN} = 0$ (Note 2)	-0	0		Reading
Gain Error		(Note 3)	-0.5	+0.5		%FSR
Offset Drift (Zero Reading Drift)		$V_{IN} = 0$ (Note 4)		0.1		μV/ $^\circ\text{C}$
Gain Drift				±1		ppm/ $^\circ\text{C}$
INPUT CONVERSION RATE						
External-Clock Frequency				4.9152		MHz
External-Clock Duty Cycle			40	60		%
Conversion Rate		Internal clock		5		Hz
		External clock, f _{CLK} = 4.9152MHz		5		

3位半和4位半、单片ADC，带有LED驱动器和μC接口

ELECTRICAL CHARACTERISTICS (continued)

(AVDD = DVDD = VDD = +2.7V to +5.25V, GND = 0, GLED = 0, VLED = +2.7V to +5.25V, VREF+ - VREF- = 2.048V (external reference) CREF+ = CREF- = 0.1μF, CVNEG = 0.1μF. Internal clock mode, unless otherwise noted. All specifications are at TA = TMIN to TMAX. Typical values are at TA = +25°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
ANALOG INPUTS (AIN+, AIN-) (bypass to GND with 0.1μF or greater capacitors)						
AIN Input Voltage Range (Note 5)		RANGE bit = 0	-2.0	+2.0		V
		RANGE bit = 1	-0.2	+0.2		
AIN Absolute Input Voltage Range to GND			-2.2	+2.2		
Normal-Mode 50Hz and 60Hz Rejection (Simultaneously)		Internal clock mode, 50Hz and 60Hz ±2%	100			dB
		External clock mode, 50Hz and 60Hz ±2%, fCLK = 4.9152MHz	120			
Common-Mode 50Hz and 60Hz Rejection (Simultaneously)	CMR	For 50Hz and 60Hz ±2%, RSOURCE < 10kΩ	150			dB
Common-Mode Rejection	CMR	At DC	100			dB
Input Leakage Current			10			nA
Input Capacitance			10			pF
Average Dynamic Input Current		(Note 6)	-20	+20		nA
LOW-BATTERY VOLTAGE MONITOR (LOWBATT) (MAX1499 only)						
LOWBATT TripThreshold			2.048			V
LOWBATT Leakage Current			10			pA
Hysteresis			20			mV
INTERNAL REFERENCE (REF- = GND, INTREF bit = 1) (bypass REF+ to GND with a 4.7μF capacitor)						
REF Output Voltage	V _{REF}	AVDD = VDD = 5V	2.007	2.048	2.089	V
REF Output Short-Circuit Current			1			mA
REF Output Temperature Coefficient	T _{CVREF}	AVDD = VDD = 5V	40			ppm/°C
Load Regulation		I _{SOURCE} = 0 to 300μA, I _{SINK} = 0 to 30μA	6			mV/μA
Line Regulation			50			μV/V
Noise Voltage		0.1Hz to 10Hz	25			μV _{P-P}
		10Hz to 10kHz	400			
EXTERNAL REFERENCE (INTREF bit = 0) (bypass REF+ and REF- to GND with 0.1μF or greater capacitors)						
REF Input Voltage		Differential (V _{REF+} - V _{REF-})	2.048			V
Absolute REF+, REF- Input Voltage to GND			-2.2	+2.2		
Normal-Mode 50Hz and 60Hz Rejection (Simultaneously)		Internal clock mode, 50Hz and 60Hz ±2%	100			dB
		External clock mode, 50Hz and 60Hz ±2%, fCLK = 4.9152MHz	120			
Common-Mode 50Hz and 60Hz Rejection (Simultaneously)	CMR	For 50Hz and 60Hz ±2%, RSOURCE < 10kΩ	150			dB
Common-Mode Rejection	CMR	At DC	100			dB
Input Leakage Current			10			nA

3位半和4位半、单片ADC，带有LED驱动器和μC接口

ELECTRICAL CHARACTERISTICS (continued)

(AVDD = DVDD = VDD = +2.7V to +5.25V, GND = 0, GLED = 0, VLED = +2.7V to +5.25V, VREF+ - VREF- = 2.048V (external reference) CREF+ = CREF- = 0.1μF, CVNEG = 0.1μF. Internal clock mode, unless otherwise noted. All specifications are at TA = TMIN to TMAX. Typical values are at TA = +25°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Input Capacitance			10			pF
Average Dynamic Input Current		(Note 6)	-20	+20		nA
CHARGE PUMP						
Output Voltage	VNEG	CVNEG = 0.1μF	-2.60	-2.42	-2.30	V
DIGITAL INPUTS (SCLK, DIN, CS, CLK)						
Input Current	IIN	VIN = 0 or DVDD = VDD	-10	+10		μA
Input Low Voltage	VINL	MAX1499		0.3 x DVDD		V
		MAX1497		0.3 x VDD		
Input High Voltage	VINH	MAX1499		0.7 x DVDD		V
		MAX1497		0.7 x VDD		
Input Hysteresis	VHYS	DVDD = VDD = 3.0V	200			mV
DIGITAL OUTPUTS (DOUT, EOC)						
Output Low Voltage	VOL	ISINK = 1mA		0.4		V
Output High Voltage	VOH	ISOURCE = 200μA, MAX1499		0.8 x DVDD		V
		ISOURCE = 200μA, MAX1497		0.8 x VDD		
Tri-State Leakage Current	IL	DOUT only	-1	+1		μA
Tri-State Output Capacitance	COUT	DOUT only		15		pF
POWER SUPPLY (Note 10)						
VDD Voltage	VDD	MAX1497	2.70	5.25		V
AVDD Voltage	AVDD	MAX1499	2.70	5.25		V
DVDD Voltage	DVDD	MAX1499	2.70	5.25		V
Power-Supply Rejection VDD	PSRR	(Note 7)		80		dB
Power-Supply Rejection AVDD	PSRR _A	(Note 7)		80		dB
Power-Supply Rejection DVDD	PSRR _D	(Note 7)		100		dB
VDD Current (Notes 8, 9)	IVDD	VDD = 5.25V		664	744	μA
		VDD = 3.3V		618	663	
		Standby mode		268	325	
AVDD Current (Notes 8, 9)	IAVDD	AVDD = 5.25V		640		μA
		AVDD = 3.3V		600		
		Standby mode		305		

3位半和4位半、单片ADC，带有LED驱动器和μC接口

ELECTRICAL CHARACTERISTICS (continued)

(AVDD = DVDD = VDD = +2.7V to +5.25V, GND = 0, GLED = 0, VLED = +2.7V to +5.25V, VREF+ - VREF- = 2.048V (external reference) CREF+ = CREF- = 0.1μF, CVNEG = 0.1μF. Internal clock mode, unless otherwise noted. All specifications are at TA = TMIN to TMAX. Typical values are at TA = +25°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DVDD Current (Notes 8, 9)	IDVDD	DVDD = 5V			320	μA
		DVDD = 3.3V			180	
		Standby mode			20	
LED Drivers Bias Current		From AVDD or VDD		120		μA
LED DRIVERS (Table 6)						
LED Supply Voltage	VLED		2.70	5.25		V
LED Shutdown Supply Current	ISHDN	LED driver shutdown mode		10		μA
LED Supply Current	ILED	Seven segments and decimal point on, RSET = 25kΩ		176		mA
Display Scan Rate	fOSC	MAX1499		512		Hz
		MAX1497		640		
Segment Current Slew Rate	ΔISEG/Δt			25		mA/μs
DIG_ Voltage Low	VDIG	IDIG_ = 176mA	0.178	0.300		V
Segment Drive Source Current Matching	ΔISEG		±3	±10		%
Segment Drive Source Current	ISEG	VLED - VSEG = 0.6V, RSET = 25kΩ	16	20	25.5	mA
Interdigit Blanking Time			4			μs

3位半和4位半、单片ADC，带有LED驱动器和μC接口

TIMING CHARACTERISTICS (Notes 11, 12, Figure 8)

(AV_{DD} = DV_{DD} = V_{DD} = +2.7V to +5.25V, GND = 0, GLED = 0, V_{LED} = +2.7V to +5.25V, V_{REF+} - V_{REF-} = 2.048V (external reference) C_{REF+} = C_{REF-} = 0.1μF, C_{VNEG} = 0.1μF. Internal clock mode, unless otherwise noted. All specifications are at T_A = T_{MIN} to T_{MAX}. Typical values are at T_A = +25°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCLK Operating Frequency	f _{SCLK}		0	4.2		MHz
SCLK Pulse-Width High	t _{CH}		100			ns
SCLK Pulse-Width Low	t _{CL}		100			ns
DIN to SCLK Setup	t _{DS}		50			ns
DIN to SCLK Hold	t _{DH}		0			ns
CS Fall to SCLK Rise Setup	t _{CSS}		50			ns
SCLK Rise to CS Rise Hold	t _{CSH}		0			ns
SCLK Fall to DOUT Valid	t _{DO}	C _{LOAD} = 50pF, Figures 13, 14		120		ns
CS Rise to DOUT Disable	t _{TR}	C _{LOAD} = 50pF, Figures 13, 14		120		ns
CS Fall to DOUT Enable	t _{DV}	C _{LOAD} = 50pF, Figures 13, 14		120		ns

Note 1: Integral nonlinearity is the deviation of the analog value at any code from its theoretical value after nulling the gain error and offset error.

Note 2: Offset calibrated. See OFFSET_CAL1 and OFFSET_CAL2 (MAX1499 only) in the *On-Chip Registers* section.

Note 3: Offset nulled.

Note 4: Offset drift error is eliminated by recalibration at the new temperature.

Note 5: The input voltage range for the analog inputs is given with respect to the voltage on the negative input of the differential pair.

Note 6: V_{A1N+} or V_{A1N-} = -2.2V to +2.2V. V_{REF+} or V_{REF-} = -2.2V to +2.2V. All input structures are identical. Production tested on AIN+ and REF+ only.

Note 7: Measured at DC by changing the power-supply voltage from 2.7V to 5.25V and measuring the effect on the conversion error with external reference. PSRR at 50Hz and 60Hz exceeds 120dB with filter notches at 50Hz and 60Hz (Figure 2).

Note 8: CLK and SCLK are disabled.

Note 9: LED drivers are disabled.

Note 10: Power-supply currents are measured with all digital inputs at either GND, DV_{DD}, or V_{DD} and with the device in internal-clock mode.










Note 11: All input signals are specified with t_{RISE} = t_{FALL} = 5ns (10% to 90% of DV_{DD}) and are timed from a voltage level of 50% of DV_{DD}, unless otherwise noted.

Note 12: See the serial-interface timing diagrams.

3位半和4位半、单片ADC，带有LED驱动器和μC接口

典型工作特性










(AV_{DD} = DV_{DD} = V_{DD} = +2.7V to +5.25V, V_{LED} = +2.7V to +5.25V, GND = 0, GLED = 0, external reference mode, REF+ = 2.048V, REF- = GND, C_{REF+} = C_{REF-} = 0.1μF, RANGE bit = 1, internal clock mode, CVNEG = 0.1μF. TA = +25°C, unless otherwise noted.)



3位半和4位半、单片ADC，带有LED驱动器和μC接口

典型工作特性(续)






(AV_{DD} = DV_{DD} = V_{DD} = +2.7V to +5.25V, V_{LED} = +2.7V to +5.25V, GND = 0, GLED = 0, external reference mode, REF+ = 2.048V, REF- = GND, C_{REF+} = C_{REF-} = 0.1μF, RANGE bit = 1, internal clock mode, CVNEG = 0.1μF. TA = +25°C, unless otherwise noted.)



3位半和4位半、单片ADC，带有LED驱动器和μC接口

典型工作特性(续)

(AVDD = DVDD = VDD = +2.7V to +5.25V, VLED = +2.7V to +5.25V, GND = 0, GLED = 0, external reference mode, REF+ = 2.048V, REF- = GND, CREF+ = CREF- = 0.1μF, RANGE bit = 1, internal clock mode, CVNEG = 0.1μF. TA = +25°C, unless otherwise noted.)



3位半和4位半、单片ADC，带有LED驱动器和μC接口

引脚说明

引脚		名称	功能
MAX1497	MAX1499		
1	31	VNEG	-2.5V电荷泵电压输出。用一个0.1μF电容连接到GND。
2	32	REF-	负基准电压输入。内部基准工作方式下，将REF-连接到GND。外部基准工作方式下，用一个0.1μF电容将REF-旁路到GND， V_{REF-} 应设定在-2.2V至+2.2V之间，并使 $V_{REF+} > V_{REF-}$ 。
3	1	REF+	正基准电压输入。内部基准工作方式下，在REF+与GND之间连接一个4.7μF电容。外部基准工作方式下，用一个0.1μF电容将REF+旁路到GND， V_{REF+} 应设定在-2.2V至+2.2V之间，并使 $V_{REF+} > V_{REF-}$ 。
4	2	AIN+	正模拟输入。是全差分模拟输入的正端。用一个0.1μF或更大的电容将AIN+旁路到GND。
5	3	AIN-	负模拟输入。是全差分模拟输入的负端。用一个0.1μF或更大的电容将AIN-旁路到GND。
6	4	ISET	段电流控制器。通过一个电阻连接到地，用来设定段电流。段电流的选择参见表6。
7	5	GND	地
8	—	VDD	模拟和数字电路供电电压。将VDD连接到+2.7V至+5.25V的电源上。用一个0.1μF电容和一个4.7μF电容将VDD旁路到GND。
9	8	CLK	外部时钟输入。当寄存器的EXTCLK位置1时，CLK是主时钟输入端(频率=4.9152MHz)，为调制器与滤波器提供时钟。当寄存器的EXTCLK位清0时，器件使用内部时钟。使用内部振荡器时，将CLK连接到GND或DVDD(MAX1499)、或VDD(MAX1497)。
10	9	EOC	低电平有效的转换结束逻辑输出。EOC引脚的逻辑低电平表示新的ADC结果已存入ADC转换结果寄存器中。
11	10	CS	低电平有效的片选输入。将CS置为低电平时激活串口。
12	11	DIN	串行数据输入。当CS为低电平时，DIN引脚上的数据在SCLK的上升沿移位到内部寄存器中。
13	12	SCLK	串行时钟输入。在SCLK上施加外部时钟以便通过串行总线进行通信。SCLK在空闲状态下可以是高电平，也可以是低电平。
14	13	DOUT	串行数据输出。DOUT输出相应寄存器查询的串行数据。数据在SCLK下降沿移出。当CS为高电平时，DOUT为高阻态。
15	14	DIG0	第0位驱动器
16	15	DIG1	第1位驱动器
17	16	GLED	LED显示器段驱动器的地
18	17	DIG2	第2位驱动器
19	18	DIG3	第3位驱动器
20	20	SEGA	段A驱动器
21	21	SEGB	段B驱动器
22	22	SEGC	段C驱动器
23	23	SEGD	段D驱动器
24	24	SEGE	段E驱动器

3位半和4位半、单片ADC，带有LED驱动器和μC接口

引脚说明(续)

引脚		名称	功能
MAX1497	MAX1499		
25	25	VLED	LED显示器段驱动器电源。连接到+2.7V至+5.25V电源。通过一个0.1μF电容旁路至GLED。
26	26	SEGF	段F驱动器
27	27	SEGG	段G驱动器
28	28	SEGDP	段DP驱动器
—	6	AVDD	模拟正电源电压。将AVDD连接到+2.7V至+5.25V电源。用一个0.1μF电容将AVDD旁路到GND。
—	7	DVDD	数字正电源电压。将DVDD连接到+2.7V至+5.25V电源。用一个0.1μF电容将DVDD旁路到GND。
—	19	DIG4	第4位驱动器
—	29	LED_EN	高电平有效的LED使能端。当LED_EN被置为逻辑低电平时，MAX1499 LED显示驱动器关闭。当LED_EN被置为逻辑高电平时，MAX1499 LED显示驱动器打开。
—	30	LOWBATT	低电池电压监视器。当LOWBATT输入电压低于2.048V时，状态寄存器中的LOWBATT位置为1。

详细说明

MAX1497/MAX1499是低功耗、高度集成的ADC，带有LED驱动器，利用Σ-Δ结构的ADC转换±2V差分输入电压(MAX1499的1个计数值等于100μV，MAX1497的1个计数值等于1mV)，并将结果输出给LED或μC。另外还可以选择±200mV输入范围(MAX1499的1个计数值等于10μV，MAX1497的1个计数值等于100μV)，用更高的分辨率测量小信号。

这些器件工作在2.7V至5.25V单电源下，可以提供3位半(MAX1497)或4位半(MAX1499)转换结果。具有内部2.048V基准、内部电荷泵以及高精度片上振荡器，大大节省了外部元件。

MAX1497/MAX1499通过与SPI/QSPI/MICROWIRE兼容的串口与μC连接。既可以显示数据，也可以将数据先送到μC中进行处理，然后再显示。

这些器件还为差分输入信号和外部基准输入提供片上缓冲器，可以与高阻抗的信号源直接连接。另外，这些器件使用连续的内部失调校准，并提供>100dB的50Hz和60Hz电源噪声抑制。其他特性包括数据保持与峰值检测、超量程与欠量程检测。MAX1499还提供低电池电压监视器。

模拟输入保护

内部保护二极管将MAX1499的模拟输入范围限制在VNEG至(AVDD+0.3V)，将MAX1497的模拟输入范围限制在VNEG至(VDD+0.3V)。如果模拟输入超过上述范围，输入电流将被限制在10mA以内。

内部模拟输入/基准缓冲器

MAX1497/MAX1499具有模拟输入/基准缓冲器，可以使用户高阻抗的信号源。输入缓冲器的共模输入范围允许模拟输入和基准电压的范围在-2.2V至+2.2V之间。

调制器

MAX1497/MAX1499用1位、3阶Σ-Δ调制器完成模数转换。Σ-Δ调制器将输入信号转换成数字脉冲串，其平均占空比表示数字化信号的信息。调制器以远远高于输入带宽的采样率量化输入信号。

MAX1497/MAX1499调制器为1位量化器产生的量化噪声提供3阶频率整形。调制器为全差分结构，可以提供最大的信噪比和最小的电源噪声敏感度。1位数据流随后被送到数字滤波器，滤除频率整形的量化噪声。

3位半和4位半、单片ADC，带有LED驱动器和μC接口




图 1. MAX1499 功能原理图

数字滤波

MAX1497/MAX1499包含一个片上数字低通滤波器，采用SINC⁴响应处理来自调制器的数据流：

$$\left(\frac{\sin(x)}{x} \right)^4$$

SINC⁴滤波器的稳定时间为4个输出数据周期(4 x 200ms)。

MAX1497/MAX1499的调制器和数字滤波器具有25%的超量程处理能力。数字滤波器针对4.9152MHz的f_{CLK}优化。也可以使用其他时钟频率，不过会降低50Hz/60Hz的噪声抑制能力。SINC⁴滤波器的频率响应可以用以下公式计算：

$$H(z) = \left[\frac{1}{N} \frac{(1 - Z^{-N})}{(1 - Z^{-1})} \right]^4$$

$$H(f) = \frac{1}{N} \left[\frac{\sin\left(N\pi \frac{f}{f_m}\right)}{\sin\left(\frac{\pi f}{f_m}\right)} \right]^4$$

式中N是过采样率，f_m = N x 输出数据速率 = 5Hz。

滤波器特性

图2所示为滤波器频率特性。SINC⁴提供的-3dB截止频率是第一个陷波频率(5Hz)的0.228倍。MAX1497的过采样率(OSR)是128，MAX1499的OSR是1024。

数字滤波器的输出数据速率与滤波器频响的第一陷波频率的位置相对应。SINC⁴滤波器频响的陷波点以第一陷波频率的整数倍重复出现。SINC⁴滤波器在这些陷波点提供大于100dB的衰减。例如，50Hz是第一个陷波频率的10倍，60Hz是第一个陷波频率的12倍。

如果输入端出现大的阶跃变化，读取有效数据前应留出800ms稳定时间。

时钟模式

可以配置MAX1497/MAX1499选择使用内部振荡器或外部时钟驱动调制器和滤波器。将控制寄存器的EXTCLK位清0，器件进入内部时钟模式。将EXTCLK位置1，器件进入外部时钟模式。使用内部振荡器时，MAX1499将CLK接到GND或DV_{DD}，MAX1497将CLK接到V_{DD}。MAX1497/MAX1499非常适合工作在4.9152MHz时钟下，

3位半和4位半、单片ADC，带有LED驱动器和μC接口




图2. $SINC^4$ 滤波器的频率响应(60Hz槽口)

以获得对 50Hz/60Hz共模、电源和标准模式噪声的最大抑制比。

内部时钟模式

MAX1497/MAX1499含有内部振荡器。MAX1497/MAX1499上电时为内部时钟工作方式，控制寄存器中的 EXTCLK 位等于 0。由于不需要外部时钟源，使用内部振荡器可以节省电路板空间。

外部时钟模式

外部时钟工作方式下，将控制寄存器中的 EXTCLK 位置 1。为了获得最佳的 50Hz/60Hz抑制比，请使用4.9152MHz 时钟源。允许使用其他外部时钟频率，由用户自定义转换速率。2.4576MHz时钟信号可以使转换速率和 LED 刷新速率减半，同时保持良好的 50Hz/60Hz 噪声抑制比。MAX1497/MAX1499可以工作在高达 5.05MHz的外部时钟模式。

电荷泵

MAX1497/MAX1499包含一个内部电荷泵，可以为内部模拟输入 /基准缓冲器提供负电源电压。模拟输入 /基准缓冲器的双极性输入范围允许器件接收高信号源阻抗的负输入。用一个0.1μF电容连接 VNEG 与 GND。




图3. MAX1499 (4位半)段连接




图4. MAX1497 (3位半)段连接

表1. LED优先权表

SEG_SEL	SPI/ADC	HOLD	PEAK	DISPLAY VALUES FORM
1	X	X	X	LED segment registers
0	1	X	X	LED display register (user written)
0	0	1	X	LED display register
0	0	0	1	Peak register
0	0	0	0	ADC result register

X = Don't care.

LED驱动器

MAX1499带有一个 4位半、共阴极显示器驱动器；MAX1497带有一个 3位半、共阴极显示器驱动器。图 3 和图 4 所示为标准七段LED显示器的连接方案。LED的刷新速率是 2.5Hz。如果需要的话，MAX1497/MAX1499可以自动显示 ADC 的结果 (表1)。MAX1497/MAX1499也可以通过串口独立控制 LED驱动器，允许在 LED显示转换结果之前对 ADC转换结果进行数据处理。另外，还可以独立控制每个 LED字段 (参见 LED段显示器寄存器部分)。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

表2. MAX1499的小数点控制表

DPON	DPSET1	DPSET2	DISPLAY OUTPUT	ZERO INPUT READING
0	0	0	18888	0
0	0	1	18888	0
0	1	0	18888	0
0	1	1	18888	0
1	0	0	1888.8	0.0
1	0	1	188.88	0.00
1	1	0	18.888	0.000
1	1	1	1.8888	0.0000

表3. MAX1497的小数点控制表

DPON	DPSET1	DPSET2	DISPLAY OUTPUT	ZERO INPUT READING
X	0	0	188.8	0.0
X	0	1	18.88	0.00
X	1	0	1888	0
X	1	1	1.888	0.000

X = Don't care.

表4. 超量程和欠量程条件下 LED 显示

CONDITION	MAX1497	MAX1499
OVERRANGE	1---	1----
UNDER RANGE	-1---	-1----




图5. 2位数字的共阴极连接

图5所示为二位数字的典型共阴极配置。在共阴极配置下，每位数字的所有LED的阴极连接在一起。将MAX1497/MAX1499的每个段驱动器连接到相应的LED阳极。例如，段驱动器SEGA连接到所有LED的A段。其他段驱动器也采用类似的配置。

MAX1497/MAX1499采用多路复用结构，每次驱动一位数字。由于扫描速率足够快，使所有数字看起来是同时点亮的。图6和图7所示为MAX1497/MAX1499数据时序图，图中T是显示器扫描周期，MAX1499的典型值约为1/512Hz或1.9531ms，MAX1497的典型值约为1/640Hz或1.5625ms。图6和图7中的TON表示每位数字的点亮时间，可以用下式计算：

$$T_{ON} = \frac{T}{5} = \frac{1.95312\text{ms}}{5} = 390.60\mu\text{s} \text{ (MAX1499)}$$

$$T_{ON} = \frac{T}{4} = \frac{1.5625\text{ms}}{4} = 390.60\mu\text{s} \text{ (MAX1497)}$$

MAX1497/MAX1499允许控制所有的小数点，并具有前端0禁止功能。使用控制寄存器中的DPON、DPSET1和DPSET2位设置小数点的数值（表2和表3）。MAX1497/MAX1499超量程和欠量程显示如表4所示。

3位半和4位半、单片ADC，带有LED驱动器和μC接口




图6. LED电压波形—MAX1499




图7. LED电压波形—MAX1497

前端0禁止

MAX1497/MAX1499包含一个前端0禁止电路来关闭多余的0数字。例如，当DPSET1和DPSET2 = [0,0]时，显示的是0.0，而不是000.0。这个功能可以节省多余的功率消耗。

位间屏蔽

MAX1497/MAX1499还包括位间屏蔽电路。如果没有这项功能，就有可能看到完全点亮的数字旁边的一位微微发亮。位间屏蔽电路可以防止相邻位的短时间泄漏。位间屏蔽时间的典型值是4μs。

基准

MAX1497/MAX1499基准用来设定ADC传输函数的满量程范围。在标称值为2.048V基准下，当RANGE位等于0时，ADC满量程范围是±2V。当RANGE位置1时，满量程范围是±200mV。基准电压下降将使满量程范围下降（参见传输函数部分）。

MAX1497/MAX1499可以接受外部基准或内部基准。用INTREF位选择基准模式（参见控制寄存器（读/写）部分）。

为得到内部基准工作方式，将INTREF位置1，REF+与GND相连，并用4.7μF电容将REF+旁路到GND。内部基准在REF+与GND之间提供标称值为2.048V的电压源。内部基准的温度系数典型值为40ppm/°C。

上电后的缺省状态是将MAX1497/MAX1499设定为外部基准模式，INTREF位清0。外部基准输入REF+和REF-是全差分结构。为得到有效的外部基准输入，V_{REF+}必须高于V_{REF-}。在外部基准模式下，用一个0.1μF或更大的电容将REF+和REF-旁路到GND。

如图16所示，MAX1497/MAX1499工作在外部单端基准。该模式下，将REF-连接到GND，用外部2.048V基准驱动REF+。用一个0.47μF电容将REF+旁路到GND。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

图15所示，MAX1497/MAX1499工作在外部差分基准模式。该模式下，将REF-连接到应变仪的顶端，REF+连接到电源电阻分压器的中点。

应用信息

串行接口

SPI/QSPI/MICROWIRE串口包括片选(\overline{CS})、串行时钟(SCLK)、数据输入(DIN)、数据输出(DOUT)，以及异步EOC输出。EOC提供周期为200ms的异步转换结束信号($f_{CLK} = 4.9152\text{MHz}$)。当EOC跳变到高电平时，MAX1497刷新数据寄存器。当EOC返回低电平时，ADC结果寄存器中的数据有效。可以通过串行接口访问12个片上寄存器，允许控制所有的电源模式和功能模块。表5列出了所有这些寄存器的地址和读/写访问方式。

\overline{CS} 的逻辑高电平使DOUT的状态变为三态，并使MAX1497/MAX1499不会响应SCLK和DIN上的所有信号。 \overline{CS} 置为低电平后，数据将随时钟移入或移出内部移位寄存器。SCLK用于同步数据传输。在SCLK的上升沿，DIN数据随时钟移入移位寄存器；在SCLK的下降沿，DOUT的数据随时钟移出移位寄存器。DIN和DOUT都是首先传送MSB(数据是左对齐)。图8-12给出了8位和16位读/写操作的详细串口时序图。

与MAX1497/MAX1499的所有通信都从DIN的第一个逻辑1被确认为命令字节的START位(MSB)。接下来的7个时钟周期将命令装载到移位寄存器。这7位指定了接下来要访问的寄存器，以及要进行的操作是读操作还是写操作。命令字节传输后，串行时钟的跳变会导致对器件的写或读操作，直到传输正确的位数(8或16)为止。完成上述操作后，MAX1497/MAX1499将等待下一个命令字节。




图8. 详细时序图




图9. 串口16位写时序图

3位半和4位半、单片ADC，带有LED驱动器和μC接口




图 10. 串口 8 位写时序图




图 11. 串口 16 位读时序图




图 12. 串口 8 位读时序图

3位半和4位半、单片ADC，带有LED驱动器和μC接口

表5. 寄存器地址表

REGISTER NO.	ADDRESS RS [4:0]	NAME	WIDTH	ACCESS
1	00000	Status register	8	Read only
2	00001	Control register	16	R/W
3	00010	OVERRANGE register	16	R/W
4	00011	UNDERRANGE register	16	R/W
5	00100	LED segment-display register 1	16	R/W
6	00101	LED segment-display register 2	16	R/W
7	00110	LED segment-display register 3	8	R/W
8	00111	ADC custom offset register	16	R/W
9	01000	ADC result register 1 (16 MSBs)	16	Read only
10	01001	LED data register	16	R/W
11	01010	Peak register	16	Read only
12	10100	ADC result register 2 (4 LSBs)	8	Read only
—	All other addresses	Reserved	—	—




图13. 禁用时的负载电路

在数据传输过程中，CS不能变为高电平。如果在一次写操作或读操作完成之前CS跳变，那么器件就可能处于未知模式。输入32个0，可以清除器件状态，复位接口，使其准备好接收新的命令字节。

片上寄存器

MAX1497/MAX1499包含12个片上寄存器。这些寄存器可以用来配置器件的各种功能，允许分别读取ADC结果和写入LED显示器。表5列出了每个寄存器的地址和尺寸。

第一个寄存器是状态寄存器，这个8位状态寄存器用来存放ADC的状态标志。第二个寄存器是16位控制寄存器，




图14. 使能时的负载电路

该寄存器用来设置LED显示器控制、量程模式、关断模式、失调校准以及复位寄存器功能(CLR)。第三个寄存器是16位超量程寄存器，用来设定模拟输入的超量程限制值。第四个寄存器是16位的欠量程寄存器，用来设定模拟输入的欠量程限制值。寄存器5到寄存器7用来存放LED各段的显示数据。第八个寄存器用存放定制的失调值。第九个寄存器用来存放ADC转换结果的高16位。第十个寄存器用来存放LED数据。第11个寄存器用来存放模拟输入的峰值。最后一个寄存器用来存放20位ADC转换结果的低四位。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

控制与状态寄存器

命令字节(只写)

MSB								LSB
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
START(1)	R/W	RS4	RS3	RS2	RS1	RS0	X	

START: 启始位。随时钟输入 MAX1497/MAX1499的第一个“1”是命令字节的第一位。

(R/W): 读 /写。该位置 1时，从指定寄存器中读取数据。该位清 0时，将数据写入选定的寄存器。要注意，某些寄

存器是只读的。对只读寄存器的写命令将被忽略。

(RS4-RS0): 寄存器地址位。由 RS4-RS0指定被访问的寄存器。

X: 无作用。

状态寄存器(只读)

MSB								LSB
SIGN	OVER	UNDER	LOW_BATT	DRDY	0	0	0	

缺省值: 00h

该寄存器用来存放转换结果的状态。

SIGN: 负极性指示器。当结果为负数时，锁存到高电平。当条件不再成立时，读取状态寄存器可以将其清 0。

OVER: 超量程位。当出现超量程情况 (ADC结果大于超量程寄存器中的值)时，锁存到高电平。当条件不再成立时，读取状态寄存器可以将其清 0。

UNDER: 欠量程位。当出现欠量程情况 (ADC结果小于

欠量程寄存器中的值)时，锁存到高电平。当条件不再成立时，读取状态寄存器可以将其清 0。

LOW_BATT: 低电池电压位。当 LOWBATT 的电压低于 2.048V (典型值)时，锁存到高电平。当条件不再成立时，读取状态寄存器可以将其清 0。在 MAX1497 中没有 LOWBATT 引脚，LOWBATT 位始终是 0。

DRDY: 数据就绪位。锁存到高电平说明转换完成，数据有效。读取 ADC 结果寄存器时该位被清 0。

控制寄存器(读 /写)

MSB								LSB
Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	
SPI/ADC	EXTCLK	INTREF	DPON	DPSET2	DPSET1	PD_DIG	PD_ANA	
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
HOLD	PEAK	RANGE	CLR	SEG_SEL	OFFSET_CAL1	OFFSET_CAL2	ENABLE	

缺省值: 0001h

该寄存器是 MAX1497/MAX1499 的主控制寄存器，是一个 16位读 /写寄存器，指明所希望的时钟和基准源。该寄存器用来设定 LED 显示控制、量程模式、断电模式、失调校准以及寄存器复位功能 (CLR)。

ENABLE: (缺省值 = 1) LED 驱动器使能位。置 1时，MAX1497/MAX1499 启动 LED 显示器驱动器。清 0时禁用 LED 显示器驱动器。

OFFSET_CAL2: (缺省值 = 0) 增强失调校准启始位 (MAX1499, RANGE = 1)。为了在 ±200mV 输入范围内获得尽可能小的失调，将该位置 1，进行一次增强的失调校准。校准大约需要 9个时钟周期 (1800ms)。校准完成后，将该位清 0，继续 ADC 转换。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

OFFSET_CAL1: (缺省值 = 0) 自动失调校准使能位。置 1 时, MAX1497/MAX1499 禁用自动失调校准。置 0 时, 自动失调校准使能。

SEG_SEL: (缺省值 = 0) SEG_SEL 段选择位。置 1 时, LED 段驱动器利用 LED 段寄存器的数据分别显示各段, 由这些段构成字母、数字或其他信息。LED 数据寄存器的内容不被显示。首先将数据放入 LED 段显示寄存器, 然后将该位置高。

CLR: (缺省值 = 0) 清除所有寄存器位。置 1 时, CS 由低电平跳变到高电平后所有寄存器复位到上电复位状态。

RANGE: (缺省值 = 0) 输入范围选择位。清 0 时, 输入电压范围是 $\pm 2V$ 。置 1 时, 输入电压范围是 $\pm 200mV$ 。

PEAK: (缺省值 = 0) 峰值位。置 1 时(同时 HOLD 位置 0), LED 显示峰值寄存器中的结果(参见表 6)。

HOLD: (缺省值 = 0) 保持位。置 1 时, LED 寄存器不更新 ADC 转换结果, 而在 LED 上保持最后一次转换结果。MAX1497/MAX1499 在 HOLD 置 1 期间继续进行转换(表 1)。

PD_ANA: (缺省值 = 0) 模拟电路关断选择位。置 1 时, 模拟电路(模拟调制器和 ADC 输入缓冲器)进入关断模式。置 0 时, 器件进入完全上电模式。

PD_DIG: (缺省值 = 0) 数字部分关断选择位。置 1 时, 数字电路(数字滤波器和 LED 驱动器)进入关断模式。这样也使数字滤波器内部 SRAM 的值复位为 0。置 0 时, 器件返回完全上电模式。当选择 PD_DIG 为关断模式时, 通过将 ENABLE 位清 0, 使 LED 段驱动器关闭。

DPSET[2:1]: (缺省值 = 0) 小数点选择位(表 2 和表 3)。

DPON: (缺省值 = 0) 小数点使能位(表 2 和表 3)。

INTREF: (缺省值 = 0) 基准选择位。置 1 为内部基准方式、置 0 为外部基准方式。

EXTCLK: (缺省值 = 0) 外部时钟选择位。EXTCLK 位用来控制内部时钟或外部时钟的选择。置 1 时选择 CLK 输入端的信号作为时钟信号源; 置 0 时选择内部时钟振荡器, 并将其上电。

SPI/ADC: (缺省值 = 0) 显示器选择位。SPI/ADC 位用来控制选择送入 LED 数据寄存器的数据。置 1 时选择 SPI/QSPI/MICROWIRE 的数据(用户将数据写入 LED 数据寄存器); 置 0 时选择 ADC 转换结果寄存器的数据, 保持或峰值模式除外(表 1)。

注意: 修改以下控制位的任何一位: OFFSET_CAL1、RANGE、PD_ANA、PD_DIG、INTREF 和 EXTCLK, 读取 ADC 结果之前应等待 800ms。

超量程寄存器(读/写)

MSB	LSB														
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值: 7CF0h(3位半, +1999)

4E1Fh(4位半, +19,999)

超量程寄存器是一个 16 位读/写寄存器(D15 是 MSB)。当转换结果超出该寄存器的值时, 状态寄存器中的 OVER 位跳变为 1。在 MAX1499 中, LED 显示一个 1 和四个短

线, 在 MAX1497 中显示一个 1 和三个短线(表 4)。

该数据用二进制补码格式表示。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

欠量程寄存器(读/写)

MSB																LSB
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	

缺省值: 8300h (3位半, -2000)

B1E0h (4位半, -20,000)

欠量程数据寄存器是一个16位读/写寄存器(D15是MSB)。当转换结果小于欠量程寄存器中的数值时,状态寄存器中的UNDR位被置1。在MAX1499中LED显示为-1

和四个短线,在MAX1497中显示为-1和三个短线(表4)。该数据用二进制补码格式表示。

LED段显示寄存器1(读/写)

MSB							
Bit 15	Bit 14	Bit 13	Bit 1	Bit 11	Bit 10	Bit 9	Bit 8
$\bar{A}1$	$\bar{G}1$	$\bar{D}1$	$\bar{F}1$	$\bar{E}1$	$\bar{D}P2$	X	$\bar{B}0$
LSB							
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
$\bar{C}0$	$\bar{A}0$	$\bar{G}0$	$\bar{D}0$	$\bar{F}0$	$\bar{E}0$	$\bar{D}P1$	0

缺省值: 0000h

LED段显示寄存器1是一个16位读/写寄存器。LED位(控制寄存器中)置1时,MAX1497/MAX1499提供对每个LED段的直接访问。LED段显示寄存器中的位将决定每段的通或断。写入0使相应段导通,写入1使相应段断开。

DP1: 第1位DP段驱动位。缺省值是导通该LED段。

E0: 第0位E段驱动位。缺省值是导通该LED段。

F0: 第0位F段驱动位。缺省值是导通该LED段。

D0: 第0位D段驱动位。缺省值是导通该LED段。

G0: 第0位G段驱动位。缺省值是导通该LED段。

A0: 第0位A段驱动位。缺省值是导通该LED段。

C0: 第0位C段驱动位。缺省值是导通该LED段。

B0: 第0位B段驱动位。缺省值是导通该LED段。

X: 无作用

DP2: 第2位段DP驱动位。缺省值是导通该LED段。

E1: 第1位E段驱动位。缺省值是导通该LED段。

F1: 第1位F段驱动位。缺省值是导通该LED段。

D1: 第1位D段驱动位。缺省值是导通该LED段。

G1: 第1位G段驱动位。缺省值是导通该LED段。

A1: 第1位A段驱动位。缺省值是导通该LED段。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

LED段显示寄存器2(读/写)

MSB							
Bit 15	Bit 14	Bit 13	Bit 1	Bit 11	Bit 10	Bit 9	Bit 8
\bar{F}_3	\bar{E}_3	\bar{D}_4	\bar{M}_{INUS}	\bar{B}_2	\bar{C}_2	\bar{A}_2	\bar{G}_2
LSB							
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
\bar{D}_2	\bar{F}_2	\bar{E}_2	\bar{D}_P_3	X	\bar{B}_1	\bar{C}_1	0

缺省值：0000h

LED段显示寄存器2是一个16位读/写寄存器。SEG_SEL位(控制寄存器中)置1时, MAX1497/MAX1499提供对每个LED段的直接访问。LED段显示寄存器中的每一位将决定各段的通或断。写入0使相应段导通, 写入1使相应段断开。

\bar{C}_1 : 第1位C段驱动位。缺省值是导通该LED段。

\bar{B}_1 : 第1位B段驱动位。缺省值是导通该LED段。

\bar{M}_{INUS} : 减号段驱动位。缺省值是导通LED减号段。将该位置1时, LED显示加号。

\bar{D}_P_3 : 第3位DP段驱动位。缺省值是导通该LED段。

\bar{E}_2 : 第2位E段驱动位。缺省值是导通该LED段。

\bar{F}_2 : 第2位F段驱动位。缺省值是导通该LED段。

\bar{D}_2 : 第2位D段驱动位。缺省值是导通该LED段。

\bar{G}_2 : 第2位G段驱动位。缺省值是导通该LED段。

\bar{A}_2 : 第2位A段驱动位。缺省值是导通该LED段。

\bar{C}_2 : 第2位C段驱动位。缺省值是导通该LED段。

\bar{B}_2 : 第2位B段驱动位。缺省值是导通该LED段。

\bar{D}_P_4 : 第4位DP段驱动位。缺省值是导通该LED段。(仅MAX1499)

\bar{E}_3 : 第3位E段驱动位。缺省值是导通该LED段。(仅MAX1499)

\bar{F}_3 : 第3位F段驱动位。缺省值是导通该LED段。(仅MAX1499)

LED段显示寄存器3(读/写)

MSB							
X	X	\bar{B}_C_-	\bar{B}_3	\bar{C}_3	\bar{A}_3	\bar{G}_3	\bar{D}_3

缺省值：00h

LED段显示寄存器3是8位读/写寄存器。SEG_SEL位(控制寄存器中)置1时, MAX1497/MAX1499提供对每段LED的直接访问。LED段显示寄存器中的每一位将决定各段的通或断。写入0使相应段导通, 写入1使相应段断开。

\bar{D}_3 : 第3位D段驱动位。缺省值是导通该LED段。(仅MAX1499)

\bar{G}_3 : 第3位G段驱动位。缺省值是导通该LED段。(仅MAX1499)

\bar{A}_3 : 第3位A段驱动位。缺省值是导通该LED段。(仅MAX1499)

\bar{C}_3 : 第3位C段驱动位。缺省值是导通该LED段。(仅MAX1499)

\bar{B}_3 : 第3位B段驱动位。缺省值是导通该LED段。(仅MAX1499)

\bar{B}_C : 第3位(3位半)或第4位(4位半)B段和C段驱动位。缺省值是使该LED段导通。

X: 无作用。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

ADC定制失调校准寄存器(读/写)

MSB	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	LSB
	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值：0000h

除自动失调校准外，MAX1497/MAX1499还提供了一个用户自定义的失调校准16位读/写寄存器。ADC转换的最终结果是用输入减去定制失调寄存器的数值得到的。定

制失调数值存放在这个寄存器中，D15是MSB。该数据用二进制补码格式表示。

ADC结果寄存器1(只读)

MSB	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	LSB (MAX1497)	LSB (MAX1499)
	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	

缺省值：0000h

ADC结果寄存器1是16位只读寄存器。该寄存器中存放了ADC结果的高16位。该数据用二进制补码格式表示。

MAX1499中，数据是16位的，D15是MSB。MAX1497中，数据是12位的，D15是MSB，D4是LSB。

ADC结果寄存器2(只读)

MSB	D3	D2	D1	D0	0	0	0	0	LSB (MAX1497)	LSB (MAX1499)
	D3	D2	D1	D0	0	0	0	0		

缺省值：00h

ADC结果寄存器2是8位只读寄存器。该寄存器存放的是ADC转换结果的最低4位。该结果与ADC结果寄存器

1共同构成一个20位二进制补码转换结果。

LED数据寄存器(读/写)

MSB	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	LSB (MAX1497)	LSB (MAX1499)
	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	

缺省值：0000h

LED数据寄存器是16位读/写寄存器。通过选择控制寄存器中的SPI/ADC位，可以控制该寄存器由ADC结果寄存器1或由串口刷新数据。该数据用二进制补码格式表示。

对于MAX1499中，数据是16位的，D15是MSB。对于MAX1497，数据是12位的，D15是MSB，D4是LSB，结尾添加了4个子比特。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

PEAK寄存器(只读)

MSB	LSB (MAX1497)												LSB (MAX1499)			
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	

缺省值：B1E0h

峰值数据寄存器是16位只读寄存器。将PEAK位置1启动PEAK功能。该寄存器用来存放ADC转换结果的峰值。首先，把当前ADC的转换结果存入PEAK寄存器，接下来用新的ADC转换结果与之比较。如果新的转换结果大于峰值寄存器的数值，MAX1497/MAX1499则把新的转换结果存入峰值寄存器。如果新的转换结果小于峰值寄

存器的数值，则不改变峰值寄存器的原有结果。PEAK位清0将清除PEAK寄存器的数值。

该数据用二进制补码格式表示。

对于MAX1499，数据是16位的，D15是MSB。对于MAX1497，数据是12位的，D15是MSB，D4是LSB，结尾添加了4个子比特。

3位半和4位半、单片ADC，带有LED驱动器和μC接口




图 15. MAX1497/MAX1499 在应变仪系统的应用




图 16. MAX1497/MAX1499 在热电偶系统的应用

上电复位

上电时，串行接口、逻辑 LED 驱动器、数字滤波器和调制电路被复位。各寄存器都复位到缺省值。在启动校准之前应先等待基准稳定。

失调校准

MAX1497/MAX1499 提供片上失调校准功能。控制寄存器的 OFFSET_CAL1 位为 0 时，每次转换中该器件都进行失调校准。在 MAX1499 中，只有当位 RANGE = 1 时，才需要进行增强失调校准。通过将 OFFSET_CAL2 位置 1，可以根据需要进行增强失调校准。

增强失调校准

增强失调校准是更精确的校准方法，在 $\pm 200\text{mV}$ 量程与 4.5 位分辨率时需要该校准功能。对 MAX1499，通过将 OFFSET_CAL2 位置 1，可以根据需要进行增强失调校准。

关断模式

MAX1497/MAX1499 对模拟电路和数字 LED 驱动器具有独立的关断控制。将控制字中的 PD_DIG 位和 PD_ANA 位置 1，即可关断模拟与数字电路，使电源电流降至 $268\mu\text{A}$ (典型值)。PD_DIG 用来关断数字滤波器，而 PD_ANA 用来关断模拟调制器和 ADC 输入缓冲器。将控

制字中的 ENABLE 位置 0，既可关断 LED 驱动器。

峰值

MAX1497/MAX1499 具有峰值检测电路。当峰值检测被激活时 (PEAK 位 = 1)，该器件在 LED 上只显示测得的最高电压。

保持

MAX1497/MAX1499 具有数据保持电路。当数据保持电路被激活时 (位 HOLD = 1)，该器件在 LED 上显示当前读取的数值。

低电池电压

MAX1499 具有低电池电压检测输入。当 LOWBATT 的电压下降到低于 2.048V (典型值) 时，状态寄存器的 LOWBATT 位跳变到高电平。

应变仪测量

将 MAX1497/MAX1499 的差分输入端与应变仪的电桥网络相连。如图 15 所示，模拟电源为电桥网络和 MAX1497/MAX1499 供电，并提供基准。MAX1497/MAX1499 可以处理的满量程模拟输入电压范围为 $\pm 200\text{mV}$ 和 $\pm 2\text{V}$ 。该器件的模拟 / 基准输入电路允许模拟输入范围的绝对值在 -2.2V 至 $+2.2\text{V}$ 之间。

3位半和4位半、单片ADC，带有LED驱动器和μC接口




图17. MAX1499 传输函数, ±2V量程




图18. MAX1499 传输函数, ±200mV量程




图19. MAX1497 传输函数, ±200mV量程




图20. MAX1497 传输函数, ±2V量程

热电偶测量

图16所示为MAX1497/MAX1499与热电偶的连接。在该应用中，由于MAX1497/MAX1499具有片上输入缓冲器，允许前端具有较大的信号源阻抗。退耦电容降低了来自热电偶引线的噪声。为了以适当的共模电压配置处理热电偶的差模电压，MAX1497/MAX1499的AIN-输入端偏置在GND。使用外部温度传感器，如DS75，与一个μC配合实现冷端温度补偿。

传输函数

图17-20所示为MAX1497/MAX1499的传输函数。输出数据以二进制补码格式存放在ADC数据寄存器中。

当 $A_{IN+} - A_{IN-} \geq 0$, RANGE = 0时，MAX1499的传输函数为：

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \right) \times 20,000$$

3位半和4位半、单片ADC，带有LED驱动器和μC接口

当 $A_{IN+} - A_{IN-} < 0$, RANGE = 0时, MAX1499的传输函数为:

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \times 20,000 \right) + 1$$

当 $A_{IN+} - A_{IN-} \geq 0$, RANGE = 0时, MAX1497的传输函数为:

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \times 2000 \right)$$

当 $A_{IN+} - A_{IN-} < 0$, RANGE = 0时, MAX1497的传输函数为:

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \times 2000 \right) + 1$$

当 $A_{IN+} - A_{IN-} \geq 0$, RANGE = 1时, MAX1499的传输函数为:

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \right) \times 20,000 \times 10$$

当 $A_{IN+} - A_{IN-} < 0$, RANGE = 1时, MAX1499的传输函数为:

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \times 20,000 \right) \times 10 + 1$$

当 $A_{IN+} - A_{IN-} \geq 0$, RANGE = 1时, MAX1497的传输函数为:

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \times 2000 \right) \times 10$$

当 $A_{IN+} - A_{IN-} < 0$, RANGE = 1时, MAX1497的传输函数为:

$$\text{COUNTS} = 1.024 \left(\frac{V_{A_{IN+}} - V_{A_{IN-}}}{V_{REF+} - V_{REF-}} \times 2000 \right) \times 10 + 1$$

表6. 段电流选择

R_{ISET} (kΩ)	I_{SEG} (mA)
25	21.6
50	10.8
100	5.4
500	1.1
>2500	LED driver disabled

电源、布线与旁路

将模拟输入与外部基准电压作用到器件之前, 需要先将 AVDD 和 DVDD (MAX1499) 与 VDD (MAX1497) 上电。如果不能实现这样的上电顺序, 应将输入电流限制在 50mA 以内。用同一电源提供模拟和数字供电时, 需用低阻值电阻 (10Ω) 或磁珠来隔离数字电源与模拟电源。为获得最佳性能, 将 MAX1497/MAX1499 的地与电路板的模拟电源地层相连。

应避免在器件下方有数字走线, 因为这些走线会把噪声耦合到管芯上。将 MAX1497/MAX1499 下方布成模拟地平面, 以减小数字噪声的耦合。连接到 MAX1497/MAX1499 的电源线应尽可能宽, 以提供低阻抗通路并减小电源线上的干扰效应。

用数字地来屏蔽高速切换信号, 如时钟, 避免噪声辐射到电路板的其他部分。应避免在模拟输入附近走时钟信号线。应避免数字信号与模拟信号的交叉。电路板两层上的走线应相互垂直, 以降低串扰效应。最好采用微带线技术, 但是在双面板上并不总能实现。采用这项技术时, 电路板上放置元件的一层专门用来放置地平面, 而信号引线应放置在焊接层。

使用高分辨率 ADC 时, 良好的退耦措施非常关键。用 $0.1\mu\text{F}$ 陶瓷电容将电源旁路到地。为了获得最佳的退耦, 这些元件应尽可能靠近器件摆放。

段电流选择

每个 LED 段的电流用 I_{SET} 与地之间的电阻设定。详细内容参见表 6。使用以下公式设定段电流:

$$I_{SEG} = \left(\frac{1.20\text{V}}{R_{ISET}} \right) \times 450$$

小于 $25\text{k}\Omega$ 的 R_{ISET} 值会使 I_{SEG} 增加。不过, 内部限流电路将 I_{SEG} 限定在 30mA 以内。如果 I_{SEG} 的值高于 30mA, 就不能保证器件正常工作。另外, 功耗可能会超出封装所能提供的功率耗散的极限。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

选择电源电压降低功耗

工作在最低3.0V的电源电压时，MAX1497/MAX1499向LED输出25.5mA峰值电流，具有2.2V正向压降。因此，内部LED驱动器两端的最小压降为(3.0V - 2.2V) = 0.8V。当输出有效、LED段驱动器工作在满电流状态时，MAX1497/MAX1499吸取电流(8 x 25.5mA = 204mA)。3.3V电源电压下，MAX1497/MAX1499的功耗为(3.3V - 2.2V) x 204 = 224.4mW。使用更高的电源电压时，驱动器吸收更高的电压，因此驱动器的功耗将相应增加。不过，如果LED正向压降高于2.2V，必须相应升高电源电压，以确保驱动器始终具有至少0.8V的裕量。

对于2.7V的VLED电源电压，LED正向电压的最大值为1.9V，确保0.8V的裕量。使用标称值为+5V的电源时，驱动器两端的压降为(5.0V - 2.2V = 2.8V)，使用标称值为3.3V电源时的压降为(3.3V - 2.2V = 1.1V)，两者的压降相差将近3倍，因此驱动器功耗会增加3倍。器件的功耗导致结点温度相应升高，当环境温度很高时，总的结点温度可能会非常高(>+125°C)。在较高的结点温度下，ADC性能会变差。为了确保不超过MAX1497/MAX1499的功耗限制，并确保ADC性能不受影响，可以在电源与VLED之间插入一个二极管。

功耗的计算

功耗可以用下式计算：

$$PD = (V_{LED} \times I_{VLED}) + (V_{LED} - V_{DIODE}) \\ (DUTY \times I_{SEG} \times N) + V_{SUPPLY} \times I_{SUPPLY}$$

VLED = LED驱动器电源电压

I_{VLED} = VLED偏置电流

V_{DIODE} = LED正向电压

DUTY = 每位数字点亮期间段的点亮时间

I_{SEG} = 由R_{ISET}设定的段电流

N = 被驱动的段数(最坏的情况下为8)

V_{SUPPLY} = 该器件电源电压

I_{SUPPLY} = 对MAX1497是从V_{DD}流入的电源电流，对MAX1499是从AV_{DD}+DV_{DD}流入的电流

功耗计算实例

当I_{SEG} = 25.5mA，N = 8，DUTY = 127/128，V_{DIODE} = 1.5V(25.5mA电流)，V_{LED} = V_{SUPPLY} = 5.25V：

$$PD = (5.25 \times 2mA) + (5.25V - 1.5) [(127/128) \\ \times 25.5mA \times 8] + 5.25 \times 1.080mA \\ PD = 0.7751W$$

28引脚SSOP封装实例

28引脚SSOP封装(TJA = 1 / 0.009496 = +105.3°C/W)，所允许的环境温度T_A的最大值为：

$$TJ(\max) = TA + (PD \times TJA) = \\ +125^\circ C = TA + (0.7751W \times +105.3^\circ C/W) \\ TA = +43^\circ C$$

这样，器件不能在最大封装温度+85°C下安全工作。需要降低器件的功耗。

$$(PD \times TJA) \max = (+125^\circ C) - (+85^\circ C) = +40^\circ C$$

$$PD(\max) = +40^\circ C / +105.3^\circ C/W = 380mW$$

$$(V_{LED} - V_{DIODE}) = [380mW - (5.25V \times 2mA) - 5.25V \times \\ 1.080mA] / [(127/128) \times 25.5mA \times 8]$$

$$V_{LED} - V_{DIODE} = 1.854V$$

V_{LED}-V_{DIODE}必须满足以下条件才能确保器件安全工作：

$$0.8V < V_{LED} - V_{DIODE} < 2.08V$$

28引脚PDIP封装实例

$$PD \times TJA(\max) = (+125^\circ C) - (+85^\circ C) = +40^\circ C$$

$$PD(\max) = +40^\circ C / +70^\circ C/W = 571mW$$

$$V_{LED} - V_{DIODE} = [571mW - (5.25V \times 2mA) - 5.25V \times \\ 1.080mA] / [(127/128) \times 25.5mA \times 8]$$

$$V_{LED} - V_{DIODE} = 2.80V$$

对采用28引脚PDIP封装的器件，V_{LED}-V_{DIODE}必须满足以下条件才能确保器件安全工作：

$$0.8V < V_{LED} - V_{DIODE} < 3.18V$$

32引脚TQFP封装

只要V_{DIODE}>1.5V，采用TQFP封装的MAX1499在所有电源电压下都可以安全工作。

3位半和4位半、单片ADC，带有LED驱动器和μC接口

定义

INL

积分非线性 (INL) 是实际传输函数偏离直线的差值。这条直线既可以是消除失调和增益误差后传输函数的最佳拟合直线，也可以是两个端点间的连线。MAX1497/MAX1499 的 INL 是采用端点法测量的。

DNL

微分非线性 (DNL) 是实际步长宽度与 ± 1 LSB 理想值之差。小于 ± 1 LSB 的 DNL 额定误差不会产生失码，并可以确保单调的传输函数。

翻转误差

翻转误差是接近正满量程读数与接近负满量程读数之间的绝对偏差。为测试翻转误差，施加一个满量程正电压，然后交换 AIN+ 和 AIN-，并将两次结果相加得到翻转误差。

零输入读数

理想情况下，将 AIN+ 和 AIN- 相连后，MAX1497/MAX1499 ADC 的量化结果为 0000h。零输入读数是通过理想的 0x0000 与实际测量点之间的偏差测试的。

增益误差

增益误差是测得的满量程跳变点与理想的满量程跳变点之差。

共模抑制比

共模抑制比 (CMR) 是器件抑制作用在两个输入端的相同信号的能力。共模信号可以是交流、直流信号，也可以是二者的组合。CMR 常用分贝表示。



标准模式 50Hz 和 60Hz 抑制 (同时)

将 50Hz 和 60Hz 信号注入到差分输入的一个端点时所测得的输出变化量用于衡量标准模式的抑制能力。MAX1497/MAX1499 Σ-Δ 转换器利用其内部数字滤波器同时提供 50Hz 和 60Hz 电力线频率的标准模式抑制。

电源抑制比

电源抑制比 (PSRR) 是输入电源变化时 (以 V 为单位)，转换器输出的变化量 (以 V 为单位)。常用分贝表示。

引脚配置




芯片信息

TRANSISTOR COUNT: 80,000
PROCESS: BiCMOS

3位半和4位半、单片ADC，带有LED驱动器和μC接口


典型工作电路



3位半和4位半、单片ADC，带有LED 驱动器和μC接口

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages。)




MAX1497/MAX1499

3位半和4位半、单片ADC，带有LED驱动器和μC接口

封装信息 (续)


(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages。)



3位半和4位半、单片ADC，带有LED驱动器和μC接口

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages。)



PDIPW.EPS

MAXIM北京办事处

北京 8328 信箱 邮政编码 100083

免费电话: 800 810 0310

电话: 010-6201 0598

传真: 010-6201 0298

Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。