# OKI電子デバイス

作成:1998年1月 前回作成:1997年4月

## MSM6352

## DTMFジェネレータ内蔵(電話機用)4ビットマイクロコントローラ

#### ■ 概要

MSM6352は、CMOSシリコンゲートプロセスで製造される高性能な制御用1チップマイクロコントローラです。従来のマイクロコンピュータでは、1チップ化が困難であったレパートリー電話に本チップを使用することにより、コンパクトで高性能な電話機が簡単に実現できます。

#### ■ 特長

●マスクROM : 2048×14ビット●RAM : 640×4ビット

●I/Oポート

入出力ポート: 1ポート×4ビット入力ポート: 3ポート×4ビット出力ポート: 3ポート×4ビット

- ●DTMF用ジェネレータ内蔵
- ●プログラマブルタイマー内蔵 ダイヤパルス出力に使用 (正相/逆相、34%/40%、10pps/20pps選択可)

●スタック:5レベル

- ●3.58MHz発振回路内蔵
- ●データ管理に適した命令体系、ブロック転送命令、サーチ命令

● 命令実行時間 : 17.9µsec


- ●STOP命令によるパワーダウン
- ●ウオッチドッグタイマ

●動作電圧 : 2.0V~5.5V (ただし、トーンモードでは2.2V~5.5V)

- ●低消費電力
- ●パッケージ


28ピンプラスチックDIP ( DIP28-P-600-2.54 )(製品名: MSM6352-xxRS )40ピンプラスチックDIP ( DIP40-P-600-2.54 )(製品名: MSM6352-xxRS )42ピンプラスチックシュリンクDIP ( SDIP42-P-600-1.78 )(製品名: MSM6352-xxSS )44ピンプラスチックQFP ( QFP44-P-910-0.80-K )(製品名: MSM6352-xxGS-K )44ピンプラスチックQFP ( QFP44-P-910-0.80-2K )(製品名: MSM6352-xxGS-2K )注 xxはコード番号を示す

## ■ ブロック図



■ 端子接続(上面図)

#### 44ピンプラスチックQFP



NC:未使用ピン


#### 28ピンプラスチックDIP

	<u> </u>
R1 1	28 C1
R2 2	27 C2
R3 3	26 C3
R4 4	25 C4
R5 5	24 I3
R6 6	23 O1
R7 7	22 O3
HS 8	<u>21</u> O4
I4 <b>9</b>	20 DP OUT
I1 10	19 DTMF OUT
I2 <u>11</u>	18 V <sub>DD</sub>
XT 12	17 BD
XT 13	16 AC
TEST 14	15 V <sub>SS</sub>

#### 40ピンプラスチックDIP

EO2 1		-	40	EO1
EO3 2		3	39	C1
EO4 3		[	38	C2
R1 4		\ [	37	C3
R2 5		<sup>'</sup> [	36	C4
R4 6		[	35	13
R5 7		3	34	O2
R6 8		[	33	O1
R7 9		3	32	O3
R8 10		3	31	O4
R3 11		3	30	DP OUT
HS 12		2	29	DTMF OUT
I4 <u>13</u>			28	IO4
l1 <u>14</u>			27	IO3
l2 <u>15</u>		. [	26	IO2
XT 16		) [	25	IO1
XT 17	_		24	$V_{DD}$
32kHz 18			23	BD
IOE 19				AC
TEST 20			21	$V_{SS}$

### 42ピンプラスチックシュリンクDIP



NC:未使用ピン

## ■ 端子説明

端子名	説明
$V_{DD}$	電源端子
$V_{SS}$	アース電源端子
AC	内部回路をクリアする端子で、V <sub>SS</sub> にプルダウンされます。
AC	電源投入後、MSM6352は、この端子によりリセットする必要があります。
TEST	内部回路をテストする端子で、V <sub>SS</sub> にプルダウンされます。
1691	通常は、オープンとする必要があります。
XT, XT	発振回路インバーターの入・出力端子
ΛΙ, ΛΙ 	3.58MHzの振動子およびコンデンサを接続する必要があります。
HS	フック・スイッチに接続される入力入力端子でV <sub>DD</sub> にプルアップされます。
	ダイヤル・パルスの入力端子
DP OUT	ダイヤルパルス速度(10 pps又は20 pps)とメーク・ブレーク比(40%又は33%)
	をソフトにより選択が可能となります。
DTMF OUT	DTMF信号の出力端子
BD	ブザー音の出力端子
32 kHz	32 kHzクロックの出力端子
R1 ~ R4	   Vssにプルダウンされた入力ポート
R5 ~ R8	VSSIC JIV 9 J J CANIC/(JIV -
l1 ~ l4	このポートをアクセスした時だけ、プルダウン抵抗が、このポートに接続されます。
C1 ~ C4	出力ポート
O1 ~ O4	
IO1 ~ IO4	トライステート双方向ポート
IOE	出力端子。
IOE	IO1~IO4をアクセスした時、その負荷信号がIOE端子より出力されます。

## ■ 絶対最大定格

項目	記号	条件	定格值	単位
電源電圧	$V_{DD}$	Ta = 25	- 0.3 ~ + 6	V
入力電圧	VI	Ta = 25	- 0.3 ~ V <sub>DD</sub> + 0.3	V
出力電圧	Vo	Ta = 25	- 0.3 ~ V <sub>DD</sub> + 0.3	V
許容損失	P <sub>D</sub>	Ta = 25	200max	mW
保存温度	T <sub>STG</sub>		- 55	

## ■ 推奨動作条件

項目	記号	条件	範囲	単位
電源電圧	V <sub>DD</sub>	f <sub>OSC</sub> = 3.58MHz	2.0 ~ 5.5*	V
記憶保持電圧	V <sub>DDM</sub>		1.2 ~ 5.5	V
動作温度	T <sub>op</sub>		- 20 ~ + 75	

<sup>\*</sup> ただし、トーン送出停止中。トーン送出中は2.2~5.5V

## ■ 電気的特性

### ●直流特性

 $(Ta = -20 \sim +75^{\circ}C)$ 

						<u> </u>	- 20	·· · · / ·	5 6
項目	記号	ŧ	<del></del> 条件	電源電圧	Min.	Тур.	Max.	単位	測定 回路
"H"出力電流(1)	I <sub>OH1</sub>	O3 , O4	V <sub>OH</sub> = 2.6V	3.0V	- 0.2			mA	
"L"出力電流(1)	I <sub>OL1</sub>	DP OUT	V <sub>OL</sub> = 0.4V	3.0V	0.5			mA	
	I <sub>OH2</sub>	0 0	V <sub>OH</sub> = 2.6V	3.0V	- 1.0			mA	
	I <sub>OL2</sub>	C <sub>1</sub> ~ C <sub>4</sub>	V <sub>OL</sub> = 0.4V	3.0V	10			μΑ	
"H"出力電流(3)	I <sub>OH3</sub>	01,02	V <sub>OH</sub> = 2.6V	3.0V	- 20			μΑ	1
"L"出力電流(3)	I <sub>OL3</sub>	BD	V <sub>OL</sub> = 0.4V	3.0V	10			μΑ	1
"H"出力電流(4)	I <sub>OH4</sub>	1 <u>01</u> ~104	V <sub>OH</sub> = 2.6V	3.0V	- 150			μΑ	
"L"出力電流(4)	I <sub>OL4</sub>	- IOE   EO1 ~ EO4	V <sub>OL</sub> = 0.4V	3.0V	300			μΑ	
"H"出力電流(5)	I <sub>OH5</sub>	20kH-	V <sub>OH</sub> = 2.6V	3.0V	- 40			μΑ	1
"L"出力電流(5)	I <sub>OL5</sub>	- 32kHz	V <sub>OL</sub> = 0.4V	3.0V	25			μΑ	
	V			3.0V	2.2			· V	
П 八Л电压	V <sub>IH</sub>			5.5V	4.0			V	
	\/						0.8	V	2
"L"入力電圧	V <sub>IL</sub>			5.5V			1.4		
"H"入力電流(1)	I <sub>IH1</sub>		V <sub>IH</sub> = 5.5V	5.5V			2	μΑ	
"!" \ 力震法(4)		HS	V <sub>IL</sub> = 0V	3.0V	- 20		- 180		
"L"入力電流(1)	I <sub>IL1</sub>		VIL – UV	5.5V	- 40		- 360	μΑ	
"山" ) 力電流(2)	l		V <sub>IH</sub> = 5.5V	5.5V	20		180	μА	
"H"入力電流(2)	I <sub>IH2</sub>	R <sub>1</sub> ~ R <sub>8</sub>	V <sub>IH</sub> = 3.0V	3.0V	10		90		
"L"入力電流(2)	I <sub>IL2</sub>		V <sub>IL</sub> = 0V	5.5V			- 2	μΑ	3
"山" ) 力電法(2)		I <sub>1</sub> ~ I <sub>4</sub>	V <sub>IH</sub> = 5.5V	5.5V	60		600	^	
"H"入力電流(3)	I <sub>IH3</sub>	AC,	V <sub>IH</sub> = 3.0V	3.0V	30		300	μΑ	
"L"入力電流(3)	I <sub>IL3</sub>	TEST	V <sub>IL</sub> = 0V	5.5V			- 2	μΑ	
"H"入力電流(4)	I <sub>IH4</sub>	IO1 ~ IO4	V <sub>IH</sub> = 5.5V	5.5V			2	μΑ	
"L"入力電流(4)	I <sub>IL4</sub>	101~104	V <sub>IL</sub> = 0V	5.5V			- 2	μΑ	
· · · · · · · · · · · · · · · · · · ·	1	トーン洋山	<b>卢</b> 山 田 毎 芍	2.5V		0.25	0.5	mA	
消費電流(1)	I <sub>DDP</sub>	ドーノ医山	送出停止中無負荷	5.0V		1.5	2.4		
当典示法/o\	lasa	トニトルギ山	山中年名士	2.5V		1.3	2.4	m ^	] ,
消費電流(2)	I <sub>DDT</sub>	トーン送出中無負荷		5.0V		4.2	6.8	mA	4
消費電流(3)	I <sub>DDM</sub>	オン・ホック時 , Ta = 25°C , 無負荷		2.5V			0.2	μΑ	

## ●交流特性

 $(Ta = -20 \sim +75)$ 


					`			
項目	記号	条件	電源電圧	Min.	Тур.	Max.	単位	測定 回路
サイクル時間	t <sub>CY</sub>	f = 3.579545MHz	3.0V		17.9		μs	
		R <sub>OW</sub> 側のみ -	2.2V	'	180		mV	
トーン出力	V <sub>OUT</sub>	$R_L = 1k\Omega$	4.0V		260		rms	
		IXL - IXS2	5.5V		330		11115	
High / Lowレベル比	dPop		3.0V	1	2	3	dB	
HIGHT LOW D'NIVIL	dB <sub>CR</sub>		5.5V	1	2	3		
<b>丕</b>	E率 % $d_{IS}$ $R_L = 1k\Omega$	D. = 1kO	3.0V			5	- %	
正学		17L - 1V25	5.5V			5		
スイッチ入力時間	t <sub>KIN</sub>			16			ms	5
立ち上がり,	t <sub>TLH1</sub>	O3 , O4 , DP OUT	3.0V			0.5		
立ち下がり時間(1)	t <sub>THL1</sub>	C <sub>L</sub> = 50pF	3.0V			0.5	μs	
立ち上がり,	t <sub>TLH2</sub>	C1 ~ C4	3.0V			0.5		
立ち下がり時間(2)	t <sub>THL2</sub>	C <sub>L</sub> = 50pF	3.0V			10	μs	
立ち上がり,	t <sub>TLH3</sub>	O1 , O2 , BD , 32kHz	3.0V			5		
立ち下がり時間(3)	t <sub>THL3</sub>	C <sub>L</sub> = 50pF	3.0V			10	μs	
立ち上がり,	t <sub>TLH4</sub>	101 ~ 104 , 10E	3.0V			1		
立ち下がり時間(4)	t <sub>THL4</sub>	EO1 ~ EO4 C <sub>L</sub> = 50pF	3.0V			1	μs	

### ●DTMFトーン出力周波数

	基準周波数(Hz)	出力周波数(Hz)	偏差(%)
R1	697	699.1	+ 0.30
R2	770	766.2	- 0.49
R3	852	847.4	- 0.54
R4	941	948.0	+ 0.74
C1	1209	1215.9	+ 0.57
C2	1336	1331.7	- 0.32
C3	1477	1471.9	- 0.35

 $f_{OSC}$  = 3.579545MHz

## 測定回路



- \*1 指定の状態にする入力ロジック
- \*2 指定の出力端子について繰り返す。
- \*3 指定の入力端子について繰り返す。

#### ■ 端子機能説明

#### ●入力ポート(R<sub>1</sub>~R<sub>4</sub>)

4ビット  $(R_{1}, R_{2}, R_{3}, R_{4})$  で構成される入力専用ポートであり、入力命令によりポートの状態を取り込むことができます。

各入力端子は抵抗によりLレベル ( $V_{SS}$ ) にプルダウンされていて、キーボード用入力として使用できます。




図-1 入力ポート(R<sub>1</sub>~R<sub>4</sub>)の構成

#### ●入力ポート(R<sub>5</sub>~R<sub>8</sub>)

4ビット ( $R_{5}$ 、 $R_{6}$ 、 $R_{7}$ 、 $R_{8}$ ) で構成される入力専用ポートであり、入力命令によりポートの状態を取り込むことができます。




図-2 入力ポート(R<sub>5</sub>~R<sub>8</sub>)の構成

#### ●入力ポート(I<sub>1</sub>~I<sub>4</sub>)

4ビット ( $I_{1, -1} I_{2, -1} I_{3, -1} I_{4}$ ) で構成される入力専用ポートであり、入力命令によりポートの状態を取り込むことができます。

各入力端子はトランジスタを介してLレベル(V<sub>SS</sub>)に低抗によりプルダウンされていて、ポートの 状態の取り込み時及び入力がLレベルの時のみ抵抗が接続されます。

入力電流が制限されるため、Hレベル(V<sub>DD</sub>)に固定して使用することができます。




図-3 入力ポート ( l<sub>1</sub> ~ l<sub>4</sub> ) の構成

#### ●HS入力端子

1ビットの入力端子であり、入力命令により状態を取り込むことができます。

入力端子は抵抗によりHレベル( $V_{DD}$ )にプルアップされていて、ホック・スイッチ入力に使用されます。




図-4 HS入力端子の構成

#### ●出力ポート(C<sub>1</sub>~C<sub>4</sub>)

4ビット ( $C_{1}$ 、 $C_{2}$ 、 $C_{3}$ 、 $C_{4}$ ) で構成される出力専用ポートであり、出力命令により出力ラッチの内容を書きかえることができます。

システム・リセット時には、各出力端子にはLレベルが出力されます。

HS入力端子がオープンあるいは、Hレベルが与えられていると、出力ラッチに書き込まれた内容にかかわらずに、各出力端子にはLレベルが出力されます。

また、EC命令によりポートをイネーブルに設定することにより、HS人力端子の状態によらずに、出力ラッチに書き込まれた内容を各出力端子に出力することもできます。システムリセット時にはこのポートはディスエーブル(出力がHS人力端子の状態に依存する)となります。

 $C_1 \sim C_4$ 端子の各出力はCMOS出力となっています。




図-5 出力ポート(C<sub>1</sub>~C<sub>4</sub>)の構成

#### ●出力ポート(O<sub>1</sub>~O<sub>4</sub>)

4ビット  $(O_{1}, O_{2}, O_{3}, O_{4})$  で構成される出力専用ポートであり、出力命令により出力ラッチの内容を書きかえることができます。

システム・リセット時には、 $O_1$ と $O_2$ の出力ラッチはリセットされ、 $O_3$ と $O_4$ の出力ラッチはセットされます。

オンフックダイヤルとオフフックダイヤルの選択フラグEOFがリセットされている場合、 $\overline{HS}$ 人力端子がオープンあるいはHレベルが与えられていると、 $O_3$ 、 $O_4$ 出力端子にはLレベルが出力され、 $O_3$ 、 $O_4$ の出力ラッチに書き込まれた内容を各出力端子に出力することもできます。

また、EOFがセットされている場合は、 $\overline{\rm HS}$ 入力端子の状態にかかわらず、 ${\rm O}_3$ 、 ${\rm O}_4$ の出力ラッチの内容を書きかえることができます。

O<sub>1</sub>~O<sub>4</sub>端子の各出力はCMOS出力となっています。




図-6 出力ポート(O<sub>1</sub>~O<sub>4</sub>)の構成

#### ●出力ポート(EO<sub>1</sub>~EO<sub>4</sub>)

4ビット ( $EO_{1}$ 、 $EO_{2}$ 、 $EO_{3}$ 、 $EO_{4}$ ) で構成される出力専用ポートであり、出力命令により出力ラッチの内容を書きかえることができます。

システム・リセット時には、各出力端子にはLレベルが出力されます。

EO<sub>1</sub>~EO<sub>4</sub>端子の各出力はCMOS出力となっています。




図-7 出力ポート (EO<sub>1</sub>~EO<sub>4</sub>)の構成

#### ●入出力ポート(IO<sub>1</sub>~IO<sub>4</sub>)

4ビット ( $IO_{1, IO_{2, IO_{3}}$ ,  $IO_{4}$ ) で構成される入出力ポートであり、入出力命令によりポートの状態の取り込み及び出力ラッチの内容の書きかえができます。

ポートはOM命令により出力モードとなり、IM命令により入力モードとなります。入力モードに設定されている時には、出力ラッチの内容によらずに各端子はハイ・インピーダンス状態となります。

システム・リセット時には、出力モードに設定され、Lレベルが各端子に出力されます。

出力モード時はIO<sub>1</sub>~IO<sub>4</sub>端子の各出力はCMOSとなります。




図-8 入出力ポート(IO<sub>1</sub>~IO<sub>4</sub>)の構成

#### ●IOE出力端子

1ビットの出力端子であり、入出力ポート ( $IO_1 \sim IO_4$ ) の出力ラッチの内容の書きかえ時にロード信号が出力されます。

IOE端子の出力はCMOS出力となっています。




図-9 IOEの出力タイミング

#### ● DTMF出力端子

DTMFトーンの出力用端子であり、出力命令によりトーン出力の開始、停止ができます。




図-10 DTMF出力端子の構成

#### ● DP出力端子

ダイアル・パルスの出力用端子であり、出力命令によりダイヤル・パルス出力の開始、停止ができます。

プログラマブルタイマのEOFフラグがリセットされてオフフックダイヤルモードが選択されている場合、出力ポート ( $O_1 \sim O_4$ ) の $O_3$ の出力ラッチに"1"が書き込まれていると、出力命令によりダイヤルパルスの出力を開始しても、DP OUT端子には常にLレベルが出力されます。

EOFフラグがセットされてオンフックダイヤルモードが選択されている場合は、O<sub>3</sub>のラッチに書き込まれている内容にかかわらず、ダイヤルパルス出力が可能となります。

DP OUT端子の出力は、CMOS出力となっています。




図-11 DP出力端子の構成

#### ●BD出力端子

ブザー音の出力用端子であり、出力命令によりブザー出力の開始、停止ができます。 BD端子の出力は、CMOS出力となっています。

#### ●32kHz出力端子

3.579545MHzのシステム・クロックを112分周した31.960kHzのクロック(duty 50%)の出力用端子です。

システム・クロック発振時にはクロックが出力され続けます。 32kHz端子の出力は、CMOS出力となっています。

#### ● XT、<del>XT</del>端子

システム・クロックの発振用端子です。LSI内部には発振用インバータ、フィード・バック抵抗が内蔵されています。

3.579545MHzのセラミック振動子及びコンデンサを接続することにより、システム・クロックの発振が行なわれます。




図-12 発振回路

#### ●AC入力端子

AC端子はシステム・リセット用の入力端子であり、抵抗によりLレベル(V<sub>SS</sub>)にプルダウンされています。

Hレベル( $V_{DD}$ )を与えることによりシステム・クロックの発振を開始します。発振が定常状態になったあと1マシンサイクル以上Hレベルを保持することにより、内部状態はリセットされます。AC 端子にHレベルを印加している間は、 $0_H$ 番地に置かれている命令が実行され続け、AC端子をオープンにしたのち $0\sim17.9$  $\mu$ s後にシステム・リセットは解除され、PCはインクリメント(+1)されます。

 $0_H$ 番地には、RDAR命令、MVAR命令、サブルーチン命令、ジャンプ命令、ブランチ命令は置くことができませんので、注意をしてください。

AC入力は他のすべての信号に優先され、

- ・プログラム・カウンタの全ビットを"0"にリセットする。
- ・出力ポート ( $C_{1} \sim C_{4}$ ) の出力ラッチを"0"にリセットして、ディスエーブル ( $\overline{HS}$ 入力端子の状態に依存する)にする。
- ・出力ポート ( $O_1 \sim O_4$ ) の $O_1$ と $O_2$ の出力ラッチを"0"にリセットし、 $O_3$ と $O_4$ の出力ラッチを"1"にセットする。
- ・出力ポート(EO<sub>1~EO<sub>4</sub>)の出力ラッチを"0"にリセットする。</sub>
- ・入出力ポート ( $IO_{1} \sim IO_{4}$ )を出力モードにして、出力ラッチを"0"リセットする。
- ・タイマ起動・リアルタイム割込み回路のETAF、TMFを"0"にリセットする。
- ・プログラマブルタイマの1 / 100分周回路、PTC、IRQF、EIF、EOF、DPFを"0"にリセットする。
- ・ホルトモード解除コントロール回路のETAF、TMF、ACTFを"0"にリセットする。
- ・ストップモード解除コントロール回路のHSF1、HSF2、RFを"0"にリセットして、HSTFを"1"に セットする。
- ・ウォッチドッグタイマの動作を停止させる。
- ・DTMF出力回路のDTMFレジスタを"0"にリセットして、TONEレジスタに"1"をセットする。
- ・BD出力回路のBDレジスタを"0"にリセットする。

#### の設定を行ないます。

アキュムレータ(ACC)、コンディションフラグ(Z、C、G)、バンクレジスタ(B)、ページレジスタ(P)、アドレスレジスタ(AR<sub>1</sub>、AR<sub>2</sub>)、ループカウンタ(L)、分周回路DIV、RAMの内容は不定です。


#### ●TEST入力端子

テスト用の入力端子であり、抵抗によりLレベル(V<sub>SS</sub>)にプルダウンされています。出荷時に内部のロジックのテストに使用されます。

V<sub>SS</sub>端子に接続してください。

#### ■ パッケージ寸法図


(単位:mm)



#### 表面実装型パッケージ実装上のご注意

SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ(PLCC)、SHP、BGA等は表面実装型パッケージであり、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。


(単位:mm)



#### 表面実装型パッケージ実装上のご注意

SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ(PLCC)、SHP、BGA等は表面実装型パッケージであり、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。


(単位:mm)



#### 表面実装型パッケージ実装上のご注意

SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ(PLCC)、SHP、BGA等は表面実装型パッケージであり、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。


(単位:mm)



#### 表面実装型パッケージ実装上のご注意

SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ(PLCC)、SHP、BGA等は表面実装型パッケージであり、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。

(単位:mm)



#### 表面実装型パッケージ実装上のご注意

SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ(PLCC)、SHP、BGA等は表面実装型パッケージであり、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。